Diferentsiaalostsillaatorite kasutamine{0}}kiiretes FPGA-des

Diferentsiaalostsillaatorite kasutamine{0}}kiiretes FPGA-des

Diferentsiaalostsillaatoritel on väga olulised rakendused kiirete{0}}FPGA konstruktsioonide puhul, eriti süsteemides, millel on kõrged nõuded kella täpsusele, häiretevastasusele{1}}ja signaali terviklikkusele, näiteks:

Kiired{0}}jadaliidesed (PCIe, SFP+/QSFP, 10G Ethernet, DDR4/DDR5)

Mitme kanaliga andmehõivesüsteemid

Kiired{0}}sidesüsteemid (SerDes)

Täpsed sünkroonimissüsteemid (ajatembeldamine, ADC/DAC-juhtimine)

Mis on diferentsiaalostsillaator?

Diferentsiaalostsillaator on aktiivne kristallostsillaator, mis väljastab diferentsiaalsignaale (nagu LVDS, LVPECL, HCSL), tekitades kaks taktsignaali (CLK+ ja CLK−), mis on üksteise suhtes inverteeritud. See erineb traditsioonilistest ühe-otsaga ostsillaatoritest (nt CMOS-väljundostsillaatoritest).

Diferentsiaalsignaalide eelised:

Diferentsiaalostsillaatorite kasutamine{0}}kiiretes FPGA-des

Kiirete liideste{0}}viitekellana

Kiired{0}}liidesed, nagu PCIe, 10G/25G Ethernet ja SATA, peavad kasutama diferentsiaalseid võrdluskellasid;

Tavaliselt kasutatakse 100 MHz või 156,25 MHz diferentsiaalostsillaatoreid (nt HCSL/LVDS väljund);

Kiired{0}}transiivermoodulid (transiiverid), nagu GTX/GTH/GTP FPGA-s, nõuavad neid diferentsiaalseid võrdluskellasid.

✅ Tüüpiline ühendus:

Diferentsiaalostsillaator → FPGA GTREFCLK0/1 (kiire-transiiveri võrdluskella kontaktid)

Kellapuu põhikella allikas

Mitme -kanaliga suure-kiirusega süsteemides juhib diferentsiaalostsillaator kellajaotuskiipi (nt SI5341/AD9528), mis seejärel väljastab mitu sünkroniseeritud kella;

Sobib kella joondamiseks mitme -ADC, DAC ja FPGA side puhul.

✅ Struktuuriskeem:

Diferentsiaalostsillaator → Kellahalduskiip (nt PLL / Fanout puhver)

↓

Mitu sünkroniseeritud kella → FPGA/ADC/DAC

FPGA sisemise PLL/MMCM juhtimine

Diferentsiaalostsillaatorid võivad pakkuda kvaliteetseid -kella sisendeid (nt FPGA-sse sisenemine IBUFDS-liidese kaudu) ja sisemine PLL/MMCM väljastab seejärel iga süsteemimooduli taktid; see parandab kella kvaliteeti ja vähendab üldist süsteemi kella värinat.

Levinud diferentsiaalväljundi tüübid ja FPGA-ühilduvus

✔ Soovitatav on kasutada sobitatud diferentsiaalväljundi tüüpi, nagu soovitab FPGA tootja.

Soovitused diferentsiaalostsillaatori valimiseks

Protokolli{0}}soovitussageduste eelistamine:

PCIe: 100 MHz;

SFP+/10G Ethernet: 156,25 MHz;

25G/40G Ethernet: 312,5 MHz;

JESD204B/C: 250 MHz, 312,5 MHz, 625 MHz jne.

Vaadake soovitatavat kellavahemikku ametlikus FPGA dokumentatsioonis;

Madal värin on kriitiline:

RMS-i värin < 0,5 ps (vajalik kiirete liideste jaoks{1}});

Eriti oluline PCIe, JESD204C ja 10G/25G Etherneti jaoks.

✅ Diferentsiaalostsillaatorite levinumad sagedused kiiretes{0}}FPGA-des

✔ Konkreetsete mudelite puhul on soovitatav võtta ühendust Hangjingi müügi- või tehniliste inseneridega, et saada sobiva diferentsiaalväljundi tüübi soovitust.

Kokkuvõte

Diferentsiaalostsillaatorid on tänapäevaste kiirete{0}}FPGA-süsteemide peaaegu standardkomponent ning need on võtmeseadmed, mis tagavad süsteemi kiire side ja sünkroonimise.

Kui teil on konkreetne FPGA mudel (nt Xilinx Zynq Ultrascale+, Intel Stratix 10), diferentsiaalostsillaatori mudel või sideliidese nõue (nt PCIe Gen3/SFP+), aitab Suzhou Hangjing soovitada sobivaimat kella konfiguratsiooniskeemi ja skemaatilist ühenduse kujundust.